AIエージェント能力アトラス › 仕事ごとの一覧 › 研究・問題解決 › 工学設計・最適化
安全性検証・形式検証(V&V)
Safety-Critical Verification & Validation
2030年（予測）: 4/5 専門家並み
0 できない ／ 1 デモ止まり ／ 2 補助 ／ 3 実務品質（要確認） ／ 4 専門家並み ／ 5 専門家超え。「予」は予測。
専門家と比べて
検証工程はハードウェア開発工数の50%超を占めるボトルネックであり、CadenceのChipStack+Jasper Formalは初期顧客報告でRTL検証サイクルを5週間から1日未満に短縮したと主張する一方、AnalogVerifier論文はLLMの確率的性質が検証に求められる決定論的保証と構造的に不整合と指摘している。
できること
大規模な自動回帰・形式検証スイート(Xcelium/Jasper等)をエージェントが実行し、カバレッジ解析を自動化。CadenceはRTL検証ループを40倍高速化したと報告。
まだできないこと
航空宇宙・自動車・医療機器など安全性が問われる設計のサインオフ責任を独立して負うことはできない。新規/アナログ領域での健全性(soundness)の保証、規制上必要な説明可能性の担保ができない。
なぜそうなのか
LLMの出力は確率的である一方、安全認証には決定論的な保証が要求される。ヘルスケア・航空宇宙・自動車のような説明可能性が重視される領域ではAIの不透明性が導入障壁として明記されている。
これからの予測の根拠
neuro-symbolic検証手法の研究成熟とCadenceの製品化により検証スループットは向上を続けるが、サインオフの責任構造は規制枠組みが変わらない限り人間に残るため、2030年時点でも専門家並み(4)にとどまると予測。
いま使える主な道具
Cadence ChipStack + Jasper Formal Verification + Xcelium、AnalogVerifier (neuro-symbolic)、Synopsys VSO.ai
根拠
- AI's Potential And Limitations In Chip Design 2026
安全性・高信頼性設計の意思決定は人間による検証が不可欠と明記 - Cadence Unveils Industry's First Fully Autonomous Virtual Engineer for Chip Design, powered by NVIDIA 2026-05
RTL検証サイクルを5週間から1日未満に短縮したと報告 - AnalogVerifier: A Neuro-Symbolic Framework for Analog Circuit Verification 2026
LLMの確率的性質と検証の決定論的要求の構造的不整合を指摘
同じ分野のほかの仕事（工学設計・最適化）
AIエージェント能力アトラス 2026（2026-09-06 時点・v1.0）の1マスです。レベルは公開された実験・ベンチマーク・報告から付けた目安で、2027年以降は予測です。全マスに根拠のリンクがあります。作者は個人で、AI（Claude）と一緒に調べて作っています。